

iinChip IP コア・ライセンス

- ・TCP, UDP, IPv4, ARP, ICMP プロトコル
- ・IPv6 は要望に応じて対応
- ・イーサネットDLC(Data Link Control), MAC
- ・MMU, MCUバスI/F, MII I/F, I2C IF
- ・APIコントローラ
- ・スループット: 90Mbps以上(16Kbytes メモリの場合)
*メモリサイズに応じてスピードも高速化
- ・SoC 向けにカスタマイズ可能な機能ブロック

iinChip W3100A-LF, W3150A

世界初のハードワイヤードTCP/IP チップ

W3100A チップは、デジタル機器向けの高速度インターネット通信の実現にローコスト、導入が易しいハードウェア・プロトコル・スタックを提供します。TCP, IP, UDP, ICMP, ARP プロトコルを網羅しており、イーサネットMAC, データリンクコントロールまで含んでいます。W3150A チップは、Data Link Control及びMACプロトコル等のイーサネット・プロトコルに加えて、TCP, UDP, ICMP, IPv4, ARP 及びPPPoEプロトコル等のTCP/IPプロトコル・スタックを提供します。イーサネットPHYデバイスのニブルデータから構成される各種MCUs及びMII(Media Independent Interface)仕様ローカルバス・インタフェースを提供します。Windows Socket APIと類似したSocket APIを標準で提供し、評価ボード、開発キット(別売)も製品ラインアップにあるので、短期間で開発が可能です。

- ・ハードウェア・インターネット・プロトコル内蔵:
TCP, IPv4, UDP, ICMP, ARP, PPPoE
- ・ハードウェア・イーサネット・プロトコル内蔵:
DLC (Data Link Control), MAC
- ・4つの独立したコネクションを同時サポート
- ・PING コマンド対応のインターナルICMP
- ・プロトコル処理速度:
フル・デュプレックス 20Mbps
- ・Intel/Motorola MCU バス・インターフェース
- ・I2C インターフェース
- ・下位物理層とのスタンダード MII(Media Independent Interface)
- ・Socket API をサポート
- ・フル・デュプレックス・モードをサポート
- ・データ・バッファ用インターナル 16KB
デュアルポートSRAM
- ・0.35 μ m CMOS テクノロジー
- ・電圧: 3.3V (5V トレラント)
- ・64pin LQFP パッケージ
- *評価ボード: W3100A チップ評価ボード(AVR または 8051 プロセッサ搭載),
W3150A チップ評価ボード(AVR プロセッサ搭載)
- *開発キット: ネットワークカメラ開発キット、VoIP 開発キット、リモート・コントローラ開発キット

